⑲ 日本国特許庁(JP)

⑪実用新案出願公開

⑫ 公開実用新案公報 (U)

昭62-48097

@Int_Cl_4	識別記号	庁内整理番号	❸公開 昭和62年(	1987) 3月25日
G 11 C 5/00 G 06 F 12/14	3 0 3 3 1 0	6549-5B B-8219-5B		
12/16	]	B-7737-5B	審査請求 未請求	(全頁)
<b>匈考案の名称</b> RAMカード				
	②実 願 昭	60-138509		
	愛出 頭 昭	160(1985)9月10日		
砂考 案 者 伊 藤	友 久 志	東京都西多摩郡羽	<b>村町栄町3丁目2番1号</b>	カシオ計算機
		株式会社羽村技術	センター内	
砂考 案 者 渥 身	医 広 城	東京都西多摩郡羽	村町栄町3丁目2番1号	カシオ計算機
		株式会社羽村技術·	センター内	
砂考 案 者 藤田	建 志	東京都西多摩郡羽	村町栄町3丁目2番1号	カシオ計算機
	•	株式会社羽村技術·	センター内	
⑪出 顋 人 カシオ	計算機株式会社	東京都新宿区西新	智2丁目6番1号	
②代 理 人 弁理士	: 鈴江 武彦	外2名		•



#### 明 細 書

#### 1. 考案の名称

RAMD-F

### 2. 実用新案登録請求の範囲

小型電子機器内部のRAMの拡張用として外部よりコネクタを介して装着されるRAMカードスイッチと、データの書込みを禁止するプロテクトスイッチと、このプロテクトスイッチの設定にはいる。 おいて、データの書込みがらRAMカードのおいてくる書込み制御信号を断続制御する制御により、 れてくる書込み制御信号を断続制御する制作のとを具備したことを特徴とするRAMカード。 3、考案の詳細な説明

### [考案の技術分野]

この考案は小型電子機器に接続されるRAMカードに関する。

### [従来技術とその問題点]

近年、マイクロコンピュータやポケットコンピュータ等の小型電子機器において、外部よりカード状のRAM(以下「RAMカード」と略称する)を接続することの可能なものが多種企画され、製

-1-

品化されている。このRAMカードは、内部に1つないしは複数のRAMチップ及び歯込まれた記でなっためのメモリバックアップ用の電池を備えており、小型電子機器本体に改けることの内をはないである。Mの拡張用として用いられるものである。

#### [考案の目的]

この考案は上記のような実情に鑑みてなされたもので、カード自体にメモリプロテクト機構を備え、記憶内容の破壊を禁止することのできるRAMカードを提供することを目的とする。



#### [考案の<del>効果</del>]

この考案は、RAMカードにデータの書込みを禁止するプロテクト・スイッチを設け、このスイッチの状態に応じて小型電子機器本体側から送られてくる書込み制御信号を断続するようにしたものである。

#### [考案の実施例]

以下図面を参照してこの考案の一実施例を説明 する。第1図はその外観構を示すもの、データに、カースである。このケースイッチ2は、アーテクトスイッチ2はでするカースイッチ2は位置テータを設定するのでである。では、カースのは、カースののでである。接続であるコネクタがは、図では、の図示は省略する。

次に上記ケース1内に設けられる電子回路の構成について第2図により説明する。同図において、



11はRAMチップであり、このRAMチップ11の データ 端 子 D0 ~ D7 が データ パス 12を 介 し て 小 型電子機器本体側とのコネクタを形成する外部端 子D0~D7に接続される。同様にしてRAMチ ップ 11のアドレス端子A0 ~A 10がアドレスパス 13を介して外部端子A0~A10に接続される。さ らに小型電子機器本体側からの電源電圧が印加さ れる外部端子 V p p が抵抗 14、 ダイオード 15の カ ソード 端 子 、 抵 抗 16及 ぴ R A M チッ プ 11の 電 源 電 圧端子Vppに接続される。外部端子GNDが、 内蔵電池17のマイナス側、プロテクトスイッチ2 のオン側の固定接点2a及びRAMチップ11のグラ ンド端子GNDに接続され、内蔵電池17のプラス 側 端 子 は 、 抵 抗 18を 介 し て 上 記 ダ イ オ ー ド 15の ア ノード端子と接続される。抵抗16の外部端子 V p p と接続されない他端がプロテクトスイッチ 2 のオフ側の固定接点2bと接続され、このプロテ クトスイッチ 2 の可動接点 2 cが インバータ 19及び ナンド回路20の入力端子に接続される。上記抵抗 14の外部端子Vppと接続されない他端は外部端

次いで上記第2図の回路に対応した小型電子機器本体側の回路構成について第3図により説明する。同図で31は制御部であり、この制御部31からRAMカードへのデータの書込みを指定するWrite信号はフリップフロップ(以下「F/F」と略称する)32のセット(S)端子に入力される。このF/F32のQ端子からの出力がインバータ33を介して反転され、書込み/読出し信号WRとし

て出力される。一方、RAMカード側の外部端子 N. Wからの書込み禁止信号は、オア回路33を介 して上記F/F32のリセット(R)端子に入力さ れると共に、F/F34のS端子にも入力される。 このF/F34のQ端子から出力される信号は、書 込禁止状態を表示するための信号として表示制御 部35に送出される他、遅延回路36にも送られる。 この遅延回路36は、F/F34からの入力信号に適 宜遅延を与えた後に、その信号をオア回路 37を介 して再びF/F34のR端子に送出する。上記制御 部 31が R A M カードへのデータの 書込みを中止す るために出力するReset信号は、上記RAM カードからのN.W信号と同じくインバータ 33を 介してF/F32のR端子に入力されると共に、オ ア回路 37を介してF/F34のR端子に入力される。 上記表示制御部35は、F/F34のQ端子から入力 される信号により、制御部31から送られてくる表 示データに代わって、表示部38にRAMカードへ のデータの書込みが禁止状態であることを表示さ せる。



続いて上記実施例の動作について説明する。ま ず第2図において、RAMカードへのデータの書 ・込みを禁止しないように、プロテクトスイッチ 2 をオフ状態に設定すると、プロテクトスイッチ2 の接点2bと2cとが導通することとなるので、小型 電子機器本体側からの電源VDDまたは内蔵電池 17の電源によりナンド回路 20のゲート 信号が"日" レベルとなる。この結果、小型電子機器本体側か らのデータの 書込み / 読出しを制御する信号WR が曹込みを指定する"L"レベルとなると、これ がインパータ 22で 反転されて " 日 " レベルとなっ てナンド回路20に入力され、これに伴ってナンド 回路 20が " L " レベルの信号をR A M チップ 11の 端子WRに入力して、RAMチップ11がデータの **雪込み状態と**なる。したがってRAMチップ 11で は、アドレスバス13を介して端子A0 ~ A 10に入 力される指定アドレス位置に、データバス12を介 して端子D0~D7に入力されるデータが割込ま れるものとなる。この場合、インバータ19に入力 される信号も"H"レベルであるので、その反転

出力"し"によってアンド回路23の出力は"し" レベルとなり、小型電子機器本体側に送られる書 込み禁止を指令する信号は"し"レベルとなって、 小型電子機器本体側に何の影響も与えず、通常の 書込み/読出し動作が行なわれる。

でのデータの読出しは可能であるが、データの語 込みは不可能となる。この場合、インバータ19に 入力される信号は"し"レベルの信号がアンドロ路23に 入力される。したがってアンドロ路23では、より カカされる。したがってアンドロ路23では、より インバータ19からの"日"レベルの信号出した。 サーマーマースをかっていると、その出たがトンパイネーではなってかまこみ禁止を指令する。 W信号として小型電子機器本体側に送出される。

小型電子機器本体側では、第3図に示したように"H"レベルのN、W信号が送られてくると、この信号がアンド回路23を介してF~F32のR端子とF/F34のS端子とに入力される。F/F32はR端子への入力によりQ端子から出力が"H"レベルとならのカードへのデータの割込みを指示するの入りによりQ端子からの出力が"H"レベルとならによりQ端子からの出力が"H"レベルとなった。表示制御部35は、このF/F34からの信号に応じて

制御部31から送られてくる表示データによる表示 部38での表示動作を中断し、代わってRAMカー ドへのデータの貫込みが禁止状態であることを表 示させる。 - 方表示制御部35と共にF/F34のQ 端子からの信号を入力された遅延回路36では、こ の信号入力に従って特定時間のカウント動作を行 ない、その時間が経過した後に、"日"レベルの 信号をオア回路 37を介して F / F 34の R 端子に送 出する。そのため、F/F34はリセットされて、 Q端子からの出力を再び"L"レベルとし、これ によって表示制御部35による表示部38でのデータ の書込み禁止の表示を終了する。このようにして、 RAMカードでのデータの書込み禁止が実行され ると共にそれが表示部38にも特定時間表示される ので、使用者はプロテクトスイッチ2の設定状態 を表示部38で認識することができるようになるも のである。

なお上記実施例では、RAMカード内にRAM チップが1つ備えられたものについて示したが、 これに限定するものではなく、複数のRAMチッ 1

プを備え、各RAMチップ毎にデータの書込みを禁止するようにすることも容易に考えられる。

#### [考案の効果]


### 4. 図面の簡単な説明

図面はこの考案の一実施例を示すもので、第1 図は外観構成を示す斜視図、第2図は回路構成を示すプロック図、第3図は第2図の回路が接続される小型電子機器本体側の回路構成を示すプロック図である。

1 … ケース、 2 … プロテクトスイッチ、 2 a ~ 2 c … 接点、 11… R A M チップ、 12… データバス、 13 … アドレスバス、 17… 内蔵電池、 20… ナンド回路、

23… アンド回路、 31… 制御部、 32, 34… フリップフロップ(F/F)、 35… 表示制御部、 36… 遅延回路、 38… 表示部。


出願人代理人 弁理士 鈴 江 武 彦



第1図


1387

リニル 48097 出願人 カシオ計算機株式会社 代理人 鈴 江 武 彦



第 2 図

1388 実は63-48097 願 人 カシオ計算機株式会社



第 3 図

1.389

実開62-48097 出願人 カシオ計算機株式会社 代理人 鉛 江 武 彦